11. 디코더 (Decoder)
반응형
CPU는 산술 논리 장치ALU와 컨트롤 유닛CU, 메모리인 레지스터Register로 구성된다.
ALU는 입력에 대한 산술 연산과 논리 연산을 처리하는 장치로, CU로부터 전달된 Select 신호에 따라, 적절한 연산을 수행한다. (예를들어, 00이 들어오면 AND 연산, 01이 들어오면 OR 연산 등 CU가 원하는 연산을 처리해준다.)
CPU의 레지스터는 CPU 아키텍처마다 다른 크기를 갖는데, 8bit ~ 64bit의 값을 갖는다. 컴퓨터의 주기억장치(RAM)에서 전달된 정보는 연산을 위해 Register로 옮겨지는데, 데이터는 Register에 저장되었디가 MUX를 거쳐 ALU로 전달되고, deMUX를 거쳐 출력된다.
CPU에서 데이터가 Register로 전달될 때, Register의 적절한 위치에 데이터를 저장하기 위해 디코더를 거치는데 디코더를 거쳐 데이터는 레지스터에 저장하기 좋은 형태가 된다.
디코더
디코더는 이진 입력에 대한 이진 출력을 매치해주는 회로이다. 예를들어, 이진수 - 8진수 변환기는 3x8 디코더이다. 이외에도 메모리 주소 선택기와 같은 기능에 사용된다.
디코더에는 $n$개의 2진 코드를 입력받아 최대 $2^n$개의 출력을 갖는다.
2진수를 4진수로 바꿔주는 디코더의 진리표는 아래와 같다.
IN 1 | IN 2 | 0 | 1 | 2 | 3 |
0 | 0 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 1 | 0 | 0 |
1 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 0 | 0 | 0 | 1 |
반응형
'학부 수업 > 디지털시스템' 카테고리의 다른 글
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer) (0) | 2020.05.16 |
---|---|
12. 인코더 (Encoder) (0) | 2020.05.15 |
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder) (0) | 2020.05.12 |
9. 가산기와 오버플로 (Adder and Overflow) (0) | 2020.04.24 |
8. 조합 회로의 분석 (Combinational Circuit) (0) | 2020.04.24 |
댓글
이 글 공유하기
다른 글
-
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer)
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer)
2020.05.16 -
12. 인코더 (Encoder)
12. 인코더 (Encoder)
2020.05.15 -
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
2020.05.12 -
9. 가산기와 오버플로 (Adder and Overflow)
9. 가산기와 오버플로 (Adder and Overflow)
2020.04.24