12. 인코더 (Encoder)
반응형
인코더는 디코더의 반대로, $2^n$개의 입력을 받아 그에 대응하는 이진 출력을 만드는 회로이다. 대표적인 인코더로 8진수 -> 2진수 변환기가 있다.
인코더는 주로 하나의 1을 갖는 이진 신호를 대응하는 2진수로 변환하는데, 아래는 4진수 -> 2진수 변환기의 예시이다.
In 0 | In 1 | In 2 | In 3 | Out 1 | Out 2 |
1 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 0 | 1 | 0 |
0 | 0 | 0 | 1 | 1 | 1 |
$2^n$ to $n$ 인코더의 문제
입력에 1이 여러개이거나, 하나도 없는 모호성 문제가 발생할 수 있다. 이를 해결하기 위해 출력에 우선순위를 주는 방법이 가장 자주 사용된다.
혹은, 오류가 발생한 상황에 invalid input 에러를 위한 출력을 따로 만들어도 된다. 이 경우 인코더의 출력은 $n+1$이 된다.
Priority Encoder
$2^n$ to $n$ 인코더에 입력으로 모호한 입력이 주어지는 문제를 해결하기 위한 인코더. 여러개의 1 입력 중, 최상위 비트(혹은 최하위 비트) 이외의 값을 무시하는 것이다.
In 1 (LSB) | In 2 | In 3 | In 4 (MSB) | Out 1 | Out 2 | V(valid bit) |
0 | 0 | 0 | 0 | X | X | 0 |
1 | 0 | 0 | 0 | 0 | 0 | 1 |
X | 1 | 0 | 0 | 0 | 1 | 1 |
X | X | 1 | 0 | 1 | 0 | 1 |
X | X | X | 1 | 1 | 1 | 1 |
반응형
'학부 수업 > 디지털시스템' 카테고리의 다른 글
14. 하드웨어 기술 언어와 Verilog HDL(Hardware Description Language: HDL) (0) | 2020.05.22 |
---|---|
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer) (0) | 2020.05.16 |
11. 디코더 (Decoder) (0) | 2020.05.15 |
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder) (0) | 2020.05.12 |
9. 가산기와 오버플로 (Adder and Overflow) (0) | 2020.04.24 |
댓글
이 글 공유하기
다른 글
-
14. 하드웨어 기술 언어와 Verilog HDL(Hardware Description Language: HDL)
14. 하드웨어 기술 언어와 Verilog HDL(Hardware Description Language: HDL)
2020.05.22 -
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer)
13. 멀티플렉서와 디멀티플렉서 (Multiplexer and Demultiplexer)
2020.05.16 -
11. 디코더 (Decoder)
11. 디코더 (Decoder)
2020.05.15 -
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
2020.05.12