8. 조합 회로의 분석 (Combinational Circuit)
반응형
조합 회로란 결과값이 입력값에 의해서만 결정되는 논리 회로이다.
- n개의 이진 입력은 $2^n$ 개의 가능한 조합을 가진다.
- m개의 이진 출력은 각 입력마다 존재하여 $2^n \times m$개의 조합을 가진다.
- m개의 출력을 갖는 조합회로는 m개의 부울 함수를 갖는다.
조합 회로의 분석
- 각 게이트의 출력을 심볼로 나타낸다.
- 각 게이트의 부울 함수를 찾는다.
$$ T_1 = (xy)' \\ T_2 = (xT_1)' $$ - 출력을 부울 함수의 조합으로 나타내고 단순화 한다.
$$ F_1 = (T_2T_3)' = ((xT_1)'(yT_1)')' = (xT_1)+(yT_1) = x(xy)' + y(xy)' = \cdots = x \oplus y $$
조합 회로의 설계
조합 회로의 디자인은 아래 과정을 거친다.
- 명세Specification: 회로가 정확히 어떻게 동작할지 정의한다.
- 공식화Formulation: 입력과 출력간의 관계를 나타내는 부울 공식이나 진리표를 작성한다.
- 최적화Optimization: K-map 등을 사용하여 진리표를 최적화한다.
- 로직 다이어그램Logic Diagram: 로직 다이어그램을 그려서 설계가 올바른지 최종 점검한다.
반응형
'학부 수업 > 디지털시스템' 카테고리의 다른 글
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder) (0) | 2020.05.12 |
---|---|
9. 가산기와 오버플로 (Adder and Overflow) (0) | 2020.04.24 |
7. 범용 게이트 (Universal Gates) (0) | 2020.04.24 |
6.SOP, POS 단순화와 카르노 맵 (Karnaugh Map) (1) | 2020.04.15 |
5. 불 대수 (Boolean Algebra) (0) | 2020.04.11 |
댓글
이 글 공유하기
다른 글
-
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
10. 자리올림수 예측 가산기 (Carry look Ahead Full Adder)
2020.05.12 -
9. 가산기와 오버플로 (Adder and Overflow)
9. 가산기와 오버플로 (Adder and Overflow)
2020.04.24 -
7. 범용 게이트 (Universal Gates)
7. 범용 게이트 (Universal Gates)
2020.04.24 -
6.SOP, POS 단순화와 카르노 맵 (Karnaugh Map)
6.SOP, POS 단순화와 카르노 맵 (Karnaugh Map)
2020.04.15