19. Read-Only Memories: ROM
반응형
ROM은 상호연결된 세미 콘덕터로 구성되며 이진 정보를 저장한다.
한 번 이진 데이터가 ROM에 저장되면, 언제든지 읽어들일 수 있지만 수정은 불가능하다.
ROM은 K 개의 주소 입력과 N개의 데이터 출력 라인을 갖는다. 즉, ROM에는 $2^k$개의 n비트 데이터를 저장하는 데이터 라인을 가질 수 있다. ($(2^k \times n)$ 크기의 행렬)
ROM의 기본 구조
k개의 입력 신호(주소)가 들어오면, 먼저 Address Decoder를 거쳐 $2^k$개의 데이터 라인 중 하나로 신호가 전달되고, 적절한 memory 상의 데이터 라인이 출력된다.
ROM의 출력 신호를 입력에 대한 논리 연산 형태로 나타낼 수 있다.
반응형
'학부 수업 > 디지털시스템' 카테고리의 다른 글
21. 플립 플롭과 래치 (Flip Flops and Latchs: Sequential Logic) (0) | 2020.06.26 |
---|---|
20. Programmable Logic Device: PLD (0) | 2020.05.24 |
18. 3 상태 버퍼 (Tristate Buffer) (0) | 2020.05.24 |
17. Verilog HDL로 순차회로 설계하기 (Sequential Circuit) (0) | 2020.05.23 |
16. Verilog HDL의 산술 연산과 Incomplete Specification (0) | 2020.05.23 |
댓글
이 글 공유하기
다른 글
-
21. 플립 플롭과 래치 (Flip Flops and Latchs: Sequential Logic)
21. 플립 플롭과 래치 (Flip Flops and Latchs: Sequential Logic)
2020.06.26 -
20. Programmable Logic Device: PLD
20. Programmable Logic Device: PLD
2020.05.24 -
18. 3 상태 버퍼 (Tristate Buffer)
18. 3 상태 버퍼 (Tristate Buffer)
2020.05.24 -
17. Verilog HDL로 순차회로 설계하기 (Sequential Circuit)
17. Verilog HDL로 순차회로 설계하기 (Sequential Circuit)
2020.05.23